半導体のデバイス技術とプロセス技術に関する世界最大の国際学会「IEDM(International Electron Devices Meeting)」が、米国カリフォルニア州サンフランシスコで2023年12月9日～13日に開催される。昨年に続き、リアル(in-person)とバーチャル(on-demand)のハイブリッド形式となる。リアルイベントの会場は昨年と同じ、ヒルトン・サンフランシスコ・ユニオンスクエア(Hilton San Francisco Union Square)ホテルである。バーチャルイベントはリアルイベントの開催後、12月18日に動画配信を始める。なお一部のイベント(パネル討論会など)は配信に含まれない。
IEDM 2023(in-person)の基本スケジュールは、前年と変わらない。始めの2日間(12月9日～10日)は、プレイベントである。9日は「チュートリアル」と呼ぶ1件ずつのテーマ別講演、10日は「ショートコース」と呼ぶ共通テーマに基づく複数の講演を予定する。続く3日間が、メインイベントの技術講演会(テクニカルカンファレンス)となる。技術講演会の初日午前は、開会挨拶とプレナリー講演(基調講演)を予定する。初日午後からは、一般講演セッションとなる。3日目の午後までに225件を超える数多くの研究成果が披露される。
半導体製造、半導体メモリ、6G半導体をプレナリー講演で展望
プレナリー講演は3件で、前年と件数は変わらない。最近はアジアから1件、北米から1件、欧州から1件というのが慣例になっているようだ。最初はSamsung Electronicsが「Redefining Innovation: A Journey forward in the New Dimension Era(イノベーションの再定義 : 新次元の時代への旅)」と題して講演する。かなり抽象的なタイトルなので、どのような内容になるかは聴講してみないと分からない。
次に、Micron Technologyが「The Next Big Thing: Making Memory Magic and the Economics Beyond Moore‘s Law(次に来る巨大な物 : ムーアの法則を超えたメモリ製造マジックとエコノミクス)」と題して講演する。メモリ製造の将来を展望した内容になるとみられる。
それから、Ericssonが「Semiconductor Challenges in the 5G and 6G Technology Platforms(5Gおよび6Gの移動体通信技術プラットフォームにおける半導体の課題)」と題して講演する。次世代の移動体通信システム「6G」に対応する半導体開発の課題を述べる。
次期DRAM技術は垂直トランジスタでメモリセル面積を極限まで縮小
次世代のDRAMセル技術では、セル面積を4F2に縮小した成果の発表が目立つ。ここで「F2」とは設計ルール「F」(最小加工寸法に相当)の2乗を意味しており、「4」はF2の4倍であることを意味する。現行の大容量DRAMが採用している「6F2」セルに比べ、原理的にはメモリセル面積を3分の2に縮小できる。
Samsung Electronics(以降はSamsungと表記)は4F2ベースの次世代DRAMセル技術を将来でも使えるようにする自己整合トライゲートFET/GAA FET技術を開発した(講演番号6-1)。
CXMTほかの共同研究グループは次世代の4F2 DRAMセルに向けた高性能かつ低SSのGAA接合レス垂直チャンネルトランジスタ(VCT)技術を発表する(同6-2)。キャパシタは正六角柱タイプの積み上げ型である。
Samsungは、サブ10nm世代の4F2 DRAMセルに向けたシングルゲートIGZO垂直チャンネルトランジスタ(VCT)技術も開発した(同6-3)。コア回路と周辺回路の上にセルアレイをモノリシック積層してみせた。
サブ10nmの次々世代DRAMを実現するキャパシタレス技術
DRAMの技術ノードがサブ10nm世代に突入すると、4F2セルによる面積縮小が限界に近づく。代替案の有力候補がDRAMセルの3次元化だ。それもキャパシタを省くことで、3次元積層による密度向上を容易にする。通常はトランジスタ2個で1個のセルを実現することから、「2T0Cセル」とも呼ばれる。
Macronix International(以降はMacronixと表記)は、ゲート制御サイリスタとクロスバー構造を採用したキャパシタレス3次元DRAM技術を開発した(講演番号6-5)。セルピッチの短縮と信号センシングの改良によってクロスバー構造の積層数を増やしやすくした。
Samsungは、「3-STAR」と呼称するキャパシタレスDRAM技術を発表する(同6-6)。積層可能なトランジスタアレイ(具体的にはサイリスタのアレイとみられる)をDRAMセルアレイとして利用する。
またInstitute of Microelectronics of Chinese Academy of Sciences(CAS)は、IGZOをチャンネル材料とする垂直チャンネルトランジスタ(VCT)によるキャパシタレスDRAM技術を3件と数多く公表する。1件はモノリシック積層可能なシングルゲートIGZO垂直チャンネルトランジスタ技術(講演番号6-7)、もう1件は2層のIGZOチャンネルによる2トランジスタ/セル技術(同31-6)、3番目はデュアルゲートIGZOトランジスタによるマルチビットDRAMセル技術(同31-7)である。
宇宙用に耐放射線性を高めた8Gbitの大容量STT-MRAM
「磁気抵抗メモリ(MRAM)技術」では、Avalanche Technologyが宇宙用に耐放射線性を高めた8Gbitの大容量STT-MRAMを開発した(講演番号31-5)。データ保持期間は125℃で10年以上、書き換えサイクル寿命は10の14乗サイクル以上と高い長期信頼性を誇る。
キオクシアは、1Znm世代の高速STT-MRAMに向けた磁気トンネル接合(MTJ)を14nm技術で試作した(講演番号31-1)。書き込み時間は5nsと短い。データ保持期間は90℃で10年以上。imecは、ゲート電圧制御スピン軌道トルク(VGSOT)方式のマルチピラー型MRAMの微細化を検討した(同31-3)。想定する用途はラストレベルキャッシュ(LLC)である。1.4nmノード(14Aノード)まで微細化が可能だとする。
引用：https://pc.watch.impress.co.jp/docs/column/semicon/1546331.html
